Principio del instrumento de medición de errores

El analizador de errores de bits es un instrumento que prueba y analiza la tasa de errores de bits en el sistema de comunicación y tiene una función de simulación. La prueba BER esencialmente envía un flujo de bits de datos conocido al dispositivo bajo prueba y luego captura y analiza el flujo de datos devuelto por el dispositivo bajo prueba. Para que diferentes instrumentos tengan los mismos resultados de prueba, a menudo se utiliza una secuencia pseudoaleatoria especial, que es un estándar definido por la industria de las comunicaciones.

Navegación rápida

Aplicación de parámetros técnicos

Características principales

Proporciona capacidades flexibles de actualización de software y pruebas sistemas frame Relay, gsm y multiplexación (x. 50, hcm, v.110) con actualizaciones. Las funciones de configuración automática y una pantalla grande y clara permiten a los usuarios evaluar los circuitos de forma intuitiva. Se realizaron pruebas completas de la capa física en los circuitos balanceados y no balanceados de e1, incluidos BERT, VF y retardo de bucle invertido. Proporciona pruebas de calidad de servicio g.821, g.826 y m.2100 basadas en las recomendaciones de ITU-T. A través del método de sincronización patentado Gelbricht, se pueden distinguir con precisión los errores de bits y los problemas de deslizamiento de bits en las pruebas de QOS. Admite operación remota (DTM-32) y control remoto.

Parámetros técnicos

Interfaz (equipo estándar) rs-232c (v.24), rs-422/485 (rs-530) complemento de interfaz opcional (se vende por separado) x 20/21, rs-449, v.35, bucle de corriente, 3v/5v ttl, i2c. Sincronización de bits Bsc (nrz/nrzi): hdlc, sdlc, x.25 (nrz/nrzi/fm0/fm1) extensión: i2c, irda, burst (leer todos los datos en el borde del reloj) * puede admitir recepción y transmisión directa desde la sincronización El reloj extraído de la señal captura 3,6 MB de memoria (la cantidad de datos real es 65438).