Guiqiu (las perspectivas de desarrollo de la tecnología de empaquetado de chips de circuitos integrados)

Fuente: Tecnología de embalaje microelectrónico

Con el rápido desarrollo de la electrónica automotriz y otros productos electrónicos de consumo, la tecnología de embalaje microelectrónico se enfrenta a los desafíos de los productos electrónicos con "alto rendimiento de costo, alto confiabilidad, Los desafíos y oportunidades que trae la tendencia de desarrollo de "multifunción, miniaturización y bajo costo". QFP (Quad Flat Package) y TQFP (Plastic Quad Flat Package), como formas de embalaje principales de la tecnología de montaje superficial (SMT), siempre han sido favorecidas por la industria, sin embargo, cuando se empaquetan, montan y sueldan más VLSI con. Pines de E/S, nos encontramos con dificultades insuperables, especialmente en la producción en masa, la tasa de rendimiento caerá significativamente. Como resultado, surgió BGA (matriz de rejilla de bolas) con matriz de área y protuberancias esféricas como E/S, y luego se desarrolló en tecnología de paquete de chips (CSP). El uso de la nueva tecnología CSP puede garantizar que VLSI pueda alcanzar el tamaño de paquete más pequeño (cerca del tamaño del chip básico) bajo la premisa de alto rendimiento y alta confiabilidad, pero el costo relativo es menor, por lo que está en línea con la tendencia de desarrollo. de miniaturización de productos electrónicos y es el líder del mercado en envases de alta densidad muy competitivos.

El surgimiento de la tecnología CSP es el desarrollo de tecnologías de embalaje avanzadas basadas en la conexión de matrices, como los componentes multichip (MCM) y la conexión directa de chip (DCA), que ha inyectado nueva vitalidad y ha ampliado el alcance. de ideas de I+D de alto rendimiento para envases de alta densidad. Cuando la tecnología MCM enfrenta problemas como dificultades de almacenamiento, transporte, pruebas y detección de envejecimiento de chips desnudos, la tecnología CSP saca a la superficie este diseño de empaque de alta densidad.

2Características y clasificación de la tecnología CSP

2.1Características de la CSP

Según la definición del estándar J-STD-012, CSP se refiere a un tamaño de paquete no más grande que un paquete avanzado de chip simple 1.2x de [1]. En realidad, la CSP se forma en el proceso de miniaturización de la tecnología de empaquetado de chips originales, especialmente BGA. Algunas personas lo llaman μBGA (matriz de rejilla de microbolas, ahora solo clasificada como una forma de CSP), por lo que, naturalmente, tiene muchas ventajas de la tecnología de envasado BGA.

(1) El tamaño del paquete es pequeño y puede cumplir con los requisitos de embalaje de alta densidad. CSP es uno de los paquetes VLSI más pequeños disponibles actualmente. En la Tabla 1[2] se muestra una comparación de paquetes CSP con paquetes QFP y BGA con el mismo número de pines (E/S).

Como se puede ver en la Tabla 1, el CSP con muchos pines de empaque es mucho más pequeño que las formas de empaque tradicionales y es fácil lograr empaques de alta densidad. Con la continua expansión de la escala de los circuitos integrados, las ventajas competitivas son muy obvias, lo que ha atraído la atención de la industria de fabricación de circuitos integrados.

Generalmente, el área de embalaje de CSP es inferior a 1/10 de QFP con un paso de 0,5 mm, y sólo 1/3 ~ 1/10 de BGA [3]. Entre varios paquetes de chips del mismo tamaño, CSP puede acomodar la mayor cantidad de pines, es adecuado para paquetes de múltiples pines e incluso puede aplicarse a chips de alto rendimiento con más de 2000 E/S. Por ejemplo, un QFP con un paso de pines de 0,5 mm y un tamaño de paquete de 40×40 tiene hasta 304 pines. Para aumentar el número de pines, la única forma es reducir el espacio entre pines, pero es difícil para QFP superar el límite técnico de 0,3 mm en las condiciones de proceso tradicionales. En comparación con CSP, el paquete BGA tiene entre 600 y 1000 pines, pero vale la pena señalar que con la misma cantidad de pines, CSP es mucho más fácil de ensamblar que BGA.

(2) La longitud del cableado interno de CSP con excelente rendimiento eléctrico (solo 0,8 ~ 1,0 mm) es mucho más corta que la de QFP o BGA [4], y la capacitancia del cable parásito (

(3) es fácil de probar, filtrar y grabar. La tecnología MCM es uno de los empaques de alta densidad más eficientes y avanzados. Su tecnología principal es instalar chips desnudos, lo que tiene las ventajas de no demorar el empaque de chips internos. y una densidad de embalaje de componentes muy mejorada, por lo que se utilizará ampliamente en el mercado futuro. Sin embargo, los problemas de prueba, detección y envejecimiento de sus chips desnudos no se han resuelto hasta el momento y es difícil obtener personal calificado. chips desnudos, lo que resulta en un rendimiento muy bajo y altos costos de fabricación [4], mientras que CSP puede realizar envejecimiento, detección y pruebas integrales, es fácil de operar y reparar, y puede obtener chips KGD reales. Es imperativo instalar CSP. en lugar de chips desnudos.

(4) El paquete CSP tiene un excelente rendimiento de disipación de calor y está conectado a la PCB a través de bolas de soldadura. El calor generado cuando el chip está funcionando se conduce fácilmente a la PCB y se disipa debido a la gran área de contacto. en el método tradicional TSOP (Paquete de perfil pequeño y delgado), el chip se suelda a la PCB a través de pines y el área de contacto entre las juntas de soldadura y la PCB es pequeña, lo que hace que sea relativamente difícil para el chip disipar el calor a la PCB. TARJETA DE CIRCUITO IMPRESO. Los resultados de las pruebas muestran que la disipación de calor conductiva puede representar más del 80%.

Al mismo tiempo, el chip CSP se instala boca abajo, lo que puede disipar el calor de la parte posterior y tiene un buen efecto de disipación de calor. La resistencia térmica de CSP de 10 mm × 10 mm es de 35 ℃/W, TSOP y QFP pueden alcanzar 40 ℃/w, la resistencia térmica de CSP se puede reducir a 4,2 y QFP es 11,8 [3].

(5) No es necesario rellenar el embalaje. En la mayoría de los paquetes de CSP, las protuberancias y el pegamento termoplástico tienen muy buena elasticidad y no causarán tensión debido a los diferentes coeficientes de expansión térmica de la oblea y el sustrato. Por lo tanto, no se requiere relleno insuficiente, lo que ahorra tiempo y costos de llenado [5]. Esto es algo que el embalaje SMT tradicional no puede hacer.

(6) El proceso de fabricación y el equipo tienen buena compatibilidad. CSP tiene buena compatibilidad con los procesos SMT y equipos básicos existentes, y el espaciado de pines está totalmente en línea con los estándares SMT utilizados actualmente (0,5 ~ 1 mm). No se requiere ningún diseño especial de PCB y el montaje es sencillo. Por lo tanto, para organizar la producción se pueden utilizar los equipos de procesamiento de semiconductores y la tecnología de ensamblaje existentes.

2.2 Estructura básica y clasificación de CSP

La estructura de CSP consta principalmente de cuatro partes: chip IC, capa de interconexión, bola de soldadura (o protuberancia, pilar de soldadura) y capa protectora. La capa de interconexión es un componente clave del embalaje de CSP. La conexión interna entre el chip y la bola de soldadura (o pilar de soldadura) se realiza mediante cinta y carrete automáticos (TAB), unión de cables (WB) y chip invertido (FC). , etc. La estructura típica de CSP se muestra en la Figura 1 [6].

Actualmente, hay más de 50 fabricantes de circuitos integrados en todo el mundo que fabrican productos CSP de diversas estructuras. De acuerdo con la situación de desarrollo actual de varios fabricantes, el embalaje CSP se puede dividir en las siguientes cinco categorías [7, 3]:

(1) Embalaje de circuito flexible La estructura básica de este paquete CSP desarrollado por el fabricante estadounidense La empresa Tessera es como se muestra en la figura 2. Se compone principalmente de chip IC, cinta portadora (cuerpo flexible), capa adhesiva y protuberancias (cobre/níquel). La cinta portadora se compone de poliimida y lámina de cobre. Sus características principales son estructura simple, alta confiabilidad, fácil instalación y puede utilizar el equipo TAB (Tape Automated Bonding) original para soldar.

(2) Paquete Interposer de sustrato rígido. Este paquete CSP desarrollado por Toshiba Corporation de Japón es en realidad un paquete de sustrato cerámico delgado. Su estructura básica se muestra en la Figura 3. Se compone principalmente de virutas, sustrato de óxido de aluminio (Al2O3), protuberancias de cobre (Au) y resina. Se completa en tres pasos: soldadura de chip invertido, relleno de resina e impresión. Su eficiencia de envasado (relación entre chip y área de sustrato) puede alcanzar el 75 %, que es 2,5 veces mayor que la del TQFP del mismo tamaño.

(3) Paquete CSP de marco principal La estructura básica de este paquete CSP desarrollado por Fujitsu Company de Japón se muestra en la Figura 4. Dividido en Tape-LOC y MF-LOC.

En ambas formas, el chip se monta en un marco de cables, y el marco de cables sirve como un pin externo. No es necesario realizar protuberancias de soldadura y el chip se puede interconectar con el exterior. Generalmente se divide en dos formas: bloqueo de cinta y bloqueo MF.

(4) Embalaje a nivel de oblea El embalaje a nivel de oblea desarrollado por ChipScale se muestra en la Figura 5. Una vez completado el proceso inicial de la oblea, la oblea se empaqueta directamente mediante el proceso de semiconductores, las interconexiones periféricas se construyen a través de zanjas cortadas en cubitos y luego se cortan y separan en dispositivos individuales. WLP incluye principalmente dos tecnologías clave, a saber, la tecnología de redistribución y la tecnología de fabricación de protuberancias. Tiene las siguientes características: ① Piezas pequeñas equivalentes al tamaño de moldes desnudos (cortadas en pedazos en el último proceso); (2) Costo de procesamiento por unidad de oblea (la tasa de costo de la oblea sincroniza el costo); planitud de la oblea) y estabilidad de la precisión).

(5) CSP en micromolde La estructura CSP desarrollada por Mitsubishi Electric Corporation se muestra en la Figura 6. Se compone principalmente de chips IC, resina moldeada y protuberancias. Las almohadillas del chip están interconectadas con protuberancias a través de cables metálicos en el chip, y todo el chip está moldeado en resina, dejando solo los contactos externos.

Esta estructura puede lograr un número de pines muy alto, lo que es beneficioso para mejorar el rendimiento eléctrico del chip, reducir el tamaño del paquete, mejorar la confiabilidad y puede satisfacer completamente los altos requisitos de E/S de la memoria, los dispositivos de alta frecuencia y los dispositivos lógicos. Al mismo tiempo, dado que no hay marcos conductores ni cables de unión, el tamaño es extremadamente pequeño, lo que mejora la eficiencia del embalaje.

Además de los cinco tipos de estructuras de empaque enumeradas anteriormente, existen muchas estructuras de empaque que cumplen con la definición de CSP, como μBGA, CSP de matriz terrestre y CSP apilado (un sistema tridimensional de múltiples chips). paquete).

Perspectivas de la tecnología de envasado 3CSP

3.1 Cuestiones que deben estudiarse y resolverse más a fondo

Aunque la CSP tiene muchas ventajas, como nueva tecnología de envasado, todavía no es factible Evite algunas imperfecciones.

(1) Estandarización Cada empresa tiene su propia estrategia de desarrollo y cualquier tecnología nueva tendrá el problema de una estandarización insuficiente. Especialmente cuando se integran diferentes formas de CSP en productos maduros, la estandarización es un gran obstáculo [8]. Por ejemplo, actualmente se están desarrollando muchas formas de CSP para chips de diferentes tamaños, por lo que los fabricantes de ensamblajes necesitan diferentes materiales básicos, como zócalos y soportes, para soportarlos. Debido a la gran variedad de dispositivos y a los diversos requisitos de materiales, la flexibilidad técnica es muy escasa. Además, la falta de datos de confiabilidad unificados también es un problema importante. Para lograr acceso al mercado para la CSP, los fabricantes deben proporcionar datos de confiabilidad lo antes posible para desarrollar los estándares correspondientes. La CSP necesita urgentemente una estandarización y los diseñadores esperan que los paquetes tengan una especificación unificada en lugar de un diseño individual. Para lograr este objetivo, se deben estandarizar las dimensiones externas, los parámetros eléctricos característicos y el área de los pines del dispositivo. Sólo mediante la adopción de estándares de embalaje globales el efecto será óptimo [9].

(2) Confiabilidad Las pruebas de confiabilidad se han convertido en una parte importante del diseño y fabricación de productos microelectrónicos. CSP se utiliza a menudo en la preparación de chips VLSI. El costo de reparación es mayor que el del QFP de gama baja y la confiabilidad del sistema de CSP es más sensible que la del paquete SMT tradicional, por lo que los problemas de confiabilidad son muy importantes. Aunque los productos electrónicos industriales y de automoción no tienen altos requisitos de embalaje, la confiabilidad es un tema importante si se van a adaptar a ambientes hostiles, como operar bajo altas temperaturas y alta humedad. Además, con la aplicación de nuevos materiales y nuevos procesos, las definiciones de confiabilidad, los estándares y los sistemas de garantía de calidad tradicionales ya no son completamente aplicables al desarrollo y la fabricación de CSP. Se necesitan métodos nuevos y sistemáticos para garantizar la calidad y confiabilidad de la CSP. Como diseño de confiabilidad, control de procesos, pruebas aceleradas en entornos especiales, análisis y predicción de confiabilidad, etc.

Se puede decir que la solución efectiva de los problemas de confiabilidad será la clave del éxito de CSP [10, 11].

(3) El costo y el precio son siempre uno de los factores más sensibles que afectan la competitividad de los productos en el mercado (especialmente los productos de gama baja). Aunque a largo plazo la reducción de costes anual de paquetes de CSP más pequeños, delgados y rentables será mayor que la de otros paquetes, superar este obstáculo en el corto plazo sigue siendo un gran desafío [10].

El precio actual de la CSP es relativamente alto. La disponibilidad de placas ópticas de alta densidad, la dificultad de probar uniones de soldadura ocultas (con la ayuda de dispositivos O TSOP/TSSOP/SSOP/SSOP. Pero a medida que la tecnología se desarrolle y los equipos mejoren, los precios seguirán bajando. Actualmente, muchos fabricantes están tomando activamente medidas para reducir los precios de la CSP para satisfacer la creciente demanda del mercado.

Con la miniaturización de los productos portátiles, la mejora de las capacidades de ensamblaje de los fabricantes OEM y la continua disminución de los costos del proceso de obleas de silicio, el envasado CSP a nivel de obleas se realiza en obleas, por lo que es altamente competitivo en términos de costo, es la forma de empaque de CSP más competitiva en precio y eventualmente se convertirá en el paquete más rentable.

Además, hay una serie de cuestiones sobre cómo combinar CSP, como el desarrollo de tecnología y equipos de microplacas PWB de múltiples agujas y paso fino, y la tecnología de montaje universal de CSP en la placa [ 12]. Estos son también los fabricantes de CSP que actualmente se enfrentan a problemas urgentes que resolver.

3.2 Tendencias de desarrollo futuro de la generación de energía fototérmica

(1) La tendencia del desarrollo tecnológico hacia el tamaño del producto terminal afectará al mercado de productos portátiles y también promoverá el mercado de CSP. Para brindar a los usuarios productos de mayor rendimiento y tamaño más pequeño, CSP es la mejor forma de empaque.

En línea con la tendencia de miniaturización de los productos electrónicos, los fabricantes de circuitos integrados se comprometen a desarrollar productos CSP con un tamaño de 0,3 mm o incluso más pequeños, especialmente con tantos números de E/S como sea posible. Según el pronóstico de la Asociación de la Industria de Semiconductores, el paso mínimo actual de CSP es equivalente al nivel BGA en 2010 (0,50 mm), y el paso mínimo de CSP en 2010 es equivalente al nivel actual de chip invertido (0,25 mm).

Dado que las formas de empaque existentes tienen diferentes ventajas, aprovechar las ventajas complementarias de varios paquetes y la integración efectiva de recursos es una forma rápida y de bajo costo de mejorar el rendimiento de los productos IC. Por ejemplo, los formatos de embalaje SMT, DCA, BGA y CSP (como la tecnología EPOC) se incluyen en el mismo PWB según sea necesario. En la actualidad, esta tecnología híbrida está recibiendo atención y algunas organizaciones extranjeras están realizando investigaciones en profundidad al respecto.

La búsqueda de un rendimiento de alto coste es la fuerza impulsora de la aplicación generalizada de CSP a nivel de oblea. En los últimos años, el empaquetado WLP ha atraído cada vez más la atención de la industria debido a sus ventajas, como pequeños parámetros parásitos, alto rendimiento, tamaño más pequeño (cercano al tamaño del propio chip) y reducción continua de costos. WLP comienza desde la oblea hasta el dispositivo, y todo el proceso se completa en conjunto, y el equipo SMT estándar existente se puede utilizar para optimizar la planificación y organización de la producción. La tecnología de procesamiento de silicio y las pruebas de empaque se pueden realizar en la línea de producción de obleas de silicio, sin enviar las obleas de silicio a otros lugares para que las pruebas de empaque se puedan completar de una sola vez antes de cortar los productos empaquetados con CSP, lo que ahorra costos de prueba. En resumen, WLP se ha convertido en la corriente principal de la generación de energía fototérmica en el futuro [13~15].

(2) Campos de aplicación El embalaje CSP tiene muchas ventajas que los embalajes TSOP y BGA no pueden igualar, y representa la dirección de desarrollo de la tecnología de microenvases. Por un lado, CSP continuará consolidando sus aplicaciones en memorias (como memoria flash, SRAM, DRAM de alta velocidad) y se convertirá en la corriente principal del empaquetado de memoria de alto rendimiento; por otro lado, abrirá gradualmente nuevas aplicaciones; áreas, especialmente en redes y procesadores de señales digitales (DSP), señal mixta y radiofrecuencia, circuitos integrados de aplicaciones específicas (ASIC), microcontroladores, displays electrónicos y otros campos. Por ejemplo, impulsados ​​por la tecnología digital, los fabricantes de productos portátiles están ampliando la aplicación de CSP en DSP. Actualmente, más del 90% de los productos DSP empaquetados con CSP producidos por American TI Company han alcanzado más del 90%.

Además, la aplicación de CSP en dispositivos pasivos también está recibiendo atención. Las investigaciones muestran que debido a la reducción en la cantidad de conexiones de soldadura, el tamaño del paquete CSP se reduce considerablemente y la confiabilidad mejora significativamente.

(3) Pronóstico del mercado La producción de la tecnología CSP era muy pequeña cuando se formó por primera vez y recién entró en producción en masa en 1998. Sin embargo, el impulso del desarrollo en los últimos dos años no es el que solía ser. En 2002, los ingresos por ventas alcanzaron 65.438+95 millones de dólares EE.UU., lo que representa aproximadamente el 5% del mercado de circuitos integrados. La organización autorizada extranjera "Electronic Trend Publications" predice que la demanda del mercado global de CSP alcanzará 648,1 mil millones de piezas en 2004, 887,1 mil millones de piezas en 2005, 1037,3 mil millones de piezas en 2006, y se espera que crezca a 65,438+026.50008080806, especialmente en memoria. En términos de aplicación, la aplicación es más rápida y se espera que la tasa de crecimiento anual sea