¿Cuáles son las características de qsys builder?
Las herramientas de integración de sistemas Qsys generan automáticamente lógica de interconexión para conectar funciones y subsistemas de propiedad intelectual (IP), lo que ahorra significativamente tiempo y reduce la carga de trabajo de diseño de FPGA. Qsys es la herramienta SOPC Builder de próxima generación. Respaldada por la nueva tecnología de red en chip (NoC) optimizada para FPGA, Qsys mejora el rendimiento, mejora las capacidades de reutilización de diseños y permite una verificación más rápida en comparación con SOPC Builder.
Ventajas de Qsys
Acelerar el desarrollo
La cómoda interfaz GUI admite una rápida integración de funciones y subsistemas IP.
Generar automáticamente lógica de interconexión (conexión de bus de direcciones/datos, lógica de coincidencia de ancho de bus, lógica de decodificación de direcciones, lógica de arbitraje, etc.)
Plug and play proporcionado por Altera y sus socios de IP Qsys es compatible con IP
El HDL del sistema se genera automáticamente
El proceso de diseño jerárquico logra un diseño flexible, admite el diseño basado en equipos y mejora las capacidades de reutilización del diseño
Proceso de migración del diseño de SOPC Builder a Qsys
Cierre de tiempo más rápido
En comparación con la arquitectura de interconexión del sistema SOPC Builder, interconexión Qsys de alto rendimiento y canalización automática basada en la arquitectura NoC Rendimiento mejorado en dos veces.
Controle una potente canalización automática para cumplir con fMAX y retrasar los requisitos del sistema.
Completa la verificación más rápido
Aprovecha la generación automática del banco de pruebas e inicia rápidamente tu simulación con el paquete de IP de verificación
Envía lecturas y escrituras a través de la consola del sistema Operaciones a nivel del sistema para acelerar el desarrollo de placas de circuito