Mcm se queja de los derechos de propiedad intelectual
Tecnología de chipset dedicado al receptor GPS y desarrollo de productos
Dispositivos discretos
En los primeros días de la aplicación del sistema GPS, es decir, a finales de los años 80 y 90. A principios de la década de 1990, aunque los primeros correlacionadores analógicos se eliminaron rápidamente y el procesamiento de señales digitales multicanal comenzó a popularizarse, debido a limitaciones en el nivel de diseño del hardware y la tecnología de fabricación de chips, la salida PVT de un receptor GPS para recibir señales satelitales requería al menos siete u ocho fichas. El receptor MAGR de doble frecuencia lanzado por Rockwell Collins en los Estados Unidos se usa ampliamente en armas y equipos militares de los EE. UU. Solo el extremo frontal de RF del canal L1 contiene seis chips: LNA (amplificador de bajo ruido) ASIC, ASIC de banda L. (incluida amplificación de banda L, conversión descendente a IF y amplificación de IF de ganancia fija), PLL (bucle de fase bloqueada) ASIC, primer IF (IF) BPF (filtro de paso de banda) ASIC, IF ASIC de banda ancha (incluido el primer IF AGC, conversión descendente en cuadratura a Finalmente, IF y ADC de tres niveles), fuente de frecuencia de referencia externa. Debido a que el seguimiento y procesamiento de señales GPS es una tarea en la que el tiempo es crítico y requiere un procesamiento intensivo de señales digitales, un receptor GPS típico requiere una CPU dedicada a la funcionalidad GPS. El ASIC y el microprocesador de procesamiento de señales de banda base de MAGR también son dos chips independientes. MAGR ha desarrollado especialmente cinco ASIC centrales, incluidos ASIC de banda L, ASIC IF de banda ancha y ASIC PLL fabricados utilizando el proceso de transistor bipolar de silicio de Tekronix, así como ASIC de sincronización de frecuencia/tiempo y ASIC de procesamiento de señales de banda base fabricados utilizando procesos CMOS a granel.
Sistema en un chip
Con la madurez de los circuitos integrados monolíticos de microondas, los filtros microstrip y las tecnologías de filtrado de ondas acústicas de superficie (SAW) y el avance de la tecnología de fabricación de circuitos, el GPS RF front- end El nivel de integración ha mejorado enormemente y los chips frontales de RF que integran LNA, TCXO (oscilador de cristal con compensación de temperatura) y filtros ya no son infrecuentes. Para la parte de procesamiento de señales digitales GPS, aunque el correlador ASIC multicanal paralelo único todavía ocupa un cierto mercado, el procesador de banda base que integra el módulo de procesamiento de señales digitales GPS y la CPU se ha convertido gradualmente en el producto estrella del fabricante. Esto está en línea con la corriente principal actual del diseño de circuitos integrados: implementar sistemas más complejos en un solo chip de silicio, es decir, un sistema en un chip (SoC, también conocido como chip de sistema único). SoC integra muchas unidades funcionales en un chip. Sus ventajas técnicas incluyen bajo costo, tamaño pequeño, bajo consumo de energía, velocidad de procesamiento rápida, bajo ruido del sistema y diseño flexible. Los datos de diseño de SoC son reutilizables y verificables, y otros diseñadores pueden disfrutar de sus módulos principales en forma de IP (propiedad intelectual).
Los chipsets de cada fabricante enumerados en la Tabla 1 pueden denominarse productos SoC con GPS IP. El SoC GPS de algunos fabricantes constituye un receptor GPS de doble chip. La interfaz de radiofrecuencia GPS completa una serie de tareas como amplificación, filtrado, conversión descendente a frecuencia intermedia y digitalización de la señal satelital de banda L recibida. Procesador de banda base con CPU integrada y su funcionamiento El firmware y el software realizan las tareas restantes del receptor, incluidos correladores multicanal paralelos, adquisición y seguimiento de señales satelitales, interfaces periféricas necesarias e incluso cálculos de navegación y posicionamiento. Debido a que es necesario mejorar el rendimiento de los productos frontales de RF que integran LNA, en muchos receptores GPS de alta gama que son sensibles a la fluctuación de fase, el frontal LNA y RF todavía están separados. Además, la integración de TCXO y ondas acústicas de superficie también plantea desafíos para el diseño y la fabricación de chips frontales de GPS RF. Por lo tanto, también existen muchos receptores de tres y cuatro chips que separan LNA, TCXO u onda acústica de superficie.
Tome los productos de SiRF Technology, una empresa estadounidense que se especializa en chips receptores GPS, IP y software, en la Tabla 1 como ejemplo para observar el progreso tecnológico de los conjuntos de chips de radiofrecuencia más banda base. SiRFstar I es el producto de primera generación en su arquitectura principal SiRFstar e integra 12 canales de seguimiento. Basada en SiRFstar I, la serie SIF2 STAR II de segunda generación integra un motor IP de seguimiento de señales satelitales y adquisición rápida (correlador 1920, 12 canales), procesador GPS diferencial, hardware de reducción de trayectorias múltiples, memoria en chip y CPU interna integrada ARM7 de 50 MHz.
Entre ellos, la serie SiRFstar IIe y la serie SiRFstar II/LP (versión de bajo consumo) están equipadas con el software modular GSW2. Su parte digital GSP tiene capacidad de procesamiento de 40MPIS e integra RTC (reloj en tiempo real) de alta precisión y dos UART (asincrónicos). reloj serie). Puerto de comunicación), mientras que el GRFi frontal de RF se compone principalmente de un oscilador controlado por voltaje en el chip y un oscilador de referencia, filtro IF, LNA e interfaz digital. La serie SiRFstar IIt se centra en agregar la tecnología SiRFstar II a sistemas basados en una variedad de procesadores y sistemas operativos populares. Aprovechando el procesador principal del sistema, los recursos de almacenamiento y el RTC para agregar funcionalidad GPS a la placa, el software SiRFNav compatible se puede configurar fácilmente en el sistema principal ejecutando otro software de aplicación principal.
La arquitectura del producto de tercera generación SiRFstar III incluye el chip de radiofrecuencia GRF3w, la parte digital GSP3f y el software GSW3 para cumplir con los requisitos de las aplicaciones LBS (servicios basados en ubicación) inalámbricas y portátiles. Tiene más de 200.000 correlacionadores equivalentes, un tiempo más corto para la primera corrección (65.438+0 segundos con asistencia) y mayor sensibilidad (-65.438+059 DBM). Además, SiRF tiene un chipset GPS Zodiac comprado a Conexant Systems (anteriormente Rockwell) y emparejado con la serie Júpiter de placas receptoras GPS. En el chipset Zodiac 2000, el MCM RF (módulo multichip) CX76502 frontal de RF utiliza dos troqueles y un solo paquete LGA. La parte RF utiliza tecnología GaAS MESFET y la parte IF A/D utiliza tecnología CMOS analógica Conexant. Con DTCXO incorporado y sensor de temperatura. El procesador de banda base CX 1157712 Scorpio es un chip de montaje en superficie BGA de 156 pines que utiliza tecnología de dispositivo CMOS de 0,6 micrones e incorpora un microprocesador AAMP2-8, que incluye 1 canal PPS, dos UART, control DMA, decodificación de direcciones de microprocesador en chip y control de temporización de la memoria.
Receptor GPS de un solo chip
Con la búsqueda continua de tamaño pequeño y bajo consumo de energía en los campos militar y civil, así como la mejora continua del nivel de diseño de hardware y fabricación de chips. tecnología, en 2002, comenzaron a aparecer receptores GPS de un solo chip que integraban radiofrecuencia GPS y piezas digitales, entre los que se produjeron el "Instant GPS" de Motorola y la serie CXD2951 de Sony Semiconductor.
En 2002, Motorola lanzó el receptor GPS de un solo chip "Instant GPS", que tenía un tamaño de sólo 7 × 7 mm y podía colocarse en un reloj e integrarse en casi todos los dispositivos electrónicos del automóvil, teléfonos móviles y dispositivos de bolsillo. dispositivos. Las aplicaciones potenciales incluyen cámaras con marcas de tiempo y ubicación, PDA con mapas y capacidades de navegación en tiempo real, y teléfonos celulares compatibles con capacidades de rescate de emergencia. El "GPS instantáneo" integra el receptor GPS y la captura y seguimiento de señales GPS L1, decodificación de datos, posicionamiento, cálculo y otras funciones en un solo chip, que requiere solo una SAW fuera del chip (el oscilador se puede reutilizar con otros sistemas). Su diagrama de bloques funcional se muestra en la Figura 1. Adopta una estructura de radiofrecuencia de frecuencia media-baja para mejorar la capacidad antiinterferencias y facilita el trabajo con transceptores GSM y Bluetooth. Fácil integración con sistemas host ya que se eliminan los estrictos requisitos de interrupción. La placa receptora FSOncore basada en el dispositivo GPS instantáneo MG4100 mide solo 12 mm × 16,6 mm. El dispositivo MG4200 recientemente lanzado por Motorola agrega un segundo puerto SPI basado en el MG4100, lo que permite cargar programas de inicio automático desde FLASH serie.
Figura 1 Diagrama de bloques funcional del chip GPS instantáneo de Motorola
Sony anunció en el seminario VLSI de 2003 que había desarrollado un receptor GPS LSI completo de un solo chip (cxd 2951GA/ga 21/GH /GL), adecuado para aplicaciones basadas en servicios de localización, como automóviles, teléfonos móviles, navegación portátil e informática móvil. La sección de RF del CXD2951 incluye un LNA, un mezclador de rechazo de imágenes, un sintetizador de frecuencia PLL, un filtro IF y un convertidor digital.
El chip de banda base tiene UART integrado y RTC interno, compatible con la función DGPS (entrada RTCMSC-104) y salida de datos NMEA-0183. El módulo GPS de un solo chip GXB5001 de Sony mide 14 mm × 23 mm. En la Tabla 2 se muestran comparaciones adicionales entre el "Instant GPS" mg 4100 de Motorola y los chips Sony CXD2951GA/GA-1:
Tabla 2 Comparación del chip Instant GPS MG4100 de Motorola y Sony CXD2951GA/GA-1
Además del chip principal, el receptor GPS de un solo chip no requiere el uso de otros chips de procesamiento adicionales, lo cual es muy diferente de las soluciones anteriores que requerían dos o tres chips. La primera dificultad en el diseño es superar la interferencia del ruido de los circuitos digitales en los circuitos analógicos. En el diseño del circuito monolítico GPS, Sony asignó la parte LNA más sensible al ruido a una esquina del chip y diseñó dos capas de bandas protectoras (elementos absorbentes de ruido) entre el LNA y el circuito digital. Además, cuenta con contactos en el filtro que ayudan a estabilizar su potencia y potenciales de tierra cuando la placa posterior de silicio se vuelve inestable. Dado que se requiere que la sensibilidad de recepción del receptor GPS sea inferior a -130 dBm (los requisitos de posicionamiento en interiores son mayores), la implementación monolítica del circuito de procesamiento de banda base y radiofrecuencia GPS es más difícil que el chip Bluetooth con una sensibilidad de recepción de alrededor de -85 dBm. .
Conclusión
En la actualidad, los puntos críticos de investigación de conjuntos de chips específicos para receptores GPS extranjeros incluyen: receptores de un solo chip, compatibilidad con el sistema Galileo de la UE y otros sistemas paralelos, interiores de alta sensibilidad. posicionamiento y comunicación móvil e integración de dispositivos portátiles (incluida la mejora del sintetizador de frecuencia para permitir cualquier reloj de referencia), antiinterferencia, alta confiabilidad, velocidad de procesamiento rápida, buen rendimiento de seguimiento, bajo consumo de energía, tamaño pequeño, bajo costo y versatilidad. Con el desarrollo de productos y tecnología de chips específicos para receptores GPS, los receptores GPS tienen funciones más potentes y mejor rendimiento, y son más fáciles de integrar en teléfonos móviles, PDA, PC y otros dispositivos, lo que proporciona a las personas una gama más amplia de aplicaciones.