Uso del bus PCI
Intel introdujo el estándar que define el autobús local en 1991. Este estándar permite instalar en la computadora hasta 10 tarjetas de expansión compatibles con PCI. La primera frecuencia de funcionamiento del bus PCI propuesta fue de 33MHz y el ancho de banda de transmisión alcanzó los 133MB/s (33MHz * 32bit/s), lo que básicamente satisfacía las necesidades de desarrollo de los procesadores en ese momento. Con la demanda de un mayor rendimiento, en 1993 se propuso el bus PCI de 64 bits, y posteriormente se propuso aumentar la frecuencia del bus PCI a 66MHz. Actualmente, los buses PCI de 32 bits y 33 MHz se utilizan ampliamente y los productos de servidor utilizan principalmente ranuras PCI de 64 bits. Estructuralmente, PCI es un bus de primer nivel insertado entre la CPU y el bus del sistema original. Está gestionado por un circuito puente para realizar la interfaz entre las partes superior e inferior y coordinar la transmisión de datos. El administrador proporciona almacenamiento en búfer de señal para mantener un alto rendimiento a frecuencias de reloj altas. Adecuado para proporcionar interfaces de conexión para tarjetas gráficas, tarjetas de sonido, tarjetas de red, módems y otros dispositivos, con una frecuencia de trabajo de 33MHz/66MHz.
El sistema de bus PCI requiere una tarjeta de control PCI, que debe instalarse en la ranura PCI. Este tipo de placa base cuenta con el mayor número de slots en la actualidad. Entre las placas base de escritorio más populares actualmente, las placas base con estructura ATX generalmente tienen de 5 a 6 ranuras PCI, y las placas base MATX más pequeñas también tienen de 2 a 3 ranuras PCI. Dependiendo de la implementación, el controlador PCI puede intercambiar datos de 32 o 64 bits con la CPU a la vez, lo que permite que el adaptador secundario PCI inteligente realice tareas en paralelo con la CPU mediante el uso de tecnología de masterización de bus. PCI permite la tecnología de multiplexación, que permite que más de una señal electrónica esté presente en el bus al mismo tiempo.
Debido a que el ancho de banda del bus PCI es de sólo 133 MB/s, es más que suficiente para la mayoría de los dispositivos de entrada y salida, como tarjetas de sonido, tarjetas de red y tarjetas gráficas. , pero no puede satisfacer las necesidades de tarjetas gráficas cada vez más potentes. En la IDF de la primavera de 2001, Intel anunció oficialmente la tecnología de E/S de tercera generación que reemplazó al bus PCI. Las especificaciones fueron formuladas por el AWG (Arapahoe Working Group) apoyado por Intel. El 17 de abril de 2002, AWG anunció oficialmente que el borrador de la especificación 3GIO1.0 se completó y se entregó a PCI-SIG (PCI-Special Interest Group) para su revisión. Al principio todos pensaron que se llamaría Serial PCI (influenciado por cadenas de caracteres
ATA), pero al final se llamó oficialmente PCI Express, que significa alta velocidad, extremadamente rápido.
El 23 de julio de 2002, PCI-SIG lanzó oficialmente la especificación PCI Express 1.0 y lanzó la especificación 2.0 (Spec 2.0) a principios de 2007, que cambió los 2,5 GB/s de PCI Express 1.1. la velocidad de transmisión aumenta a 5 GB/s; actualmente, las interfaces gráficas convencionales admiten PCI-E 2.0.
HT es la abreviatura de HyperTransport. HyperTransport es esencialmente una tecnología de bus de extremo a extremo diseñada para la interconexión de circuitos integrados en placas base, con el propósito de acelerar la transmisión de datos entre chips. Después de que se utiliza la tecnología HyperTransport en la plataforma AMD, se refiere al bus de conexión entre la CPU AMD y el chip de la placa base (si el conjunto de chips de la placa base es una arquitectura de puente norte-sur, se refiere a la CPU al puente norte), es decir , el autobús HT. Similar al bus frontal (FSB) en las plataformas Intel, pero aún no ha sido adoptado por las plataformas Intel.
La tecnología HyperTransport ya se utiliza en especificaciones con HT1.0, HT2.0, HT3.0 y HT3.1.
Tecnología de hipertransmisión.
HyperTransport es el bus serie de alta velocidad de AMD especialmente diseñado para la plataforma K8. Su historia de desarrollo se remonta a 1999, anteriormente conocido como "bus LDT" (Lightning Data Transmission). En julio de 2001, esta tecnología se lanzó oficialmente y AMD también cambió su nombre a HyperTransport. Posteriormente, muchas empresas, como Broadcom, Cisco, Sun, NVIDIA, ALi, ATI, Apple, Transmeta, etc., decidieron adoptar esta nueva tecnología de bus. AMD también aprovechó esta oportunidad para formar HyperTransport Open Alliance, promoviendo así HyperTransport. A la industria.
En principios básicos, HyperTransport es muy similar al PCI Express actual: adopta líneas de transmisión monodúplex punto a punto e introduce tecnología de señal LVDS con una fuerte capacidad antiinterferencias. las señales de datos son * * * compartidas. Una ruta de datos que admite tecnología de activación de doble borde DDR, etc. , pero su propósito es completamente diferente: PCI Express es el bus del sistema de la computadora. HyperTransport está diseñado como una conexión entre dos chips, que pueden ser de procesador a procesador, de procesador a chipset, puente norte y sur de chipset, chip de control de enrutador, etc. Pertenece a la categoría de bus interno del sistema informático.
La frecuencia de funcionamiento del HyperTransport de primera generación está en el rango de 200MHz-800MHz, con una amplitud de 100MHz, y se puede ajustar paso a paso. Debido al uso de tecnología DDR, la frecuencia de excitación de datos real de HyperTransport es de 400 MHz a 1,6 GHz. El modo más básico de 2 a 2 bits puede proporcionar un ancho de banda de transmisión de 100 MB/s a 400 MB/s. 2, 4 y 8, 16, 32 bits y otros modos de cinco canales. A 400 MHz, el ancho de banda del bus en modo bidireccional de 4 bits es de 0,8 GB/s y el ancho de banda del bus en modo bidireccional de 8 bits es de 1,6 GB/s. En segundo lugar, a 800 MHz, el ancho de banda del bus en modo bidireccional de 8 bits es 3,2. GB/s, y el ancho de banda del bus en modo bidireccional de 8 bits es de 3,2 GB/s. El ancho de banda del bus era de 6,4 GB/s en modo de bits y 12,8 GB/s en modo bidireccional de 32 bits, que era mucho mayor que el de cualquier bus. tecnología de la época.
En febrero de 2004, HyperTransport Technology Alliance lanzó oficialmente la especificación HyperTransport 2.0. Gracias al uso de tecnología de datos dual, la frecuencia se ha aumentado con éxito a 1,0 GHz, 1,2 GHz y 1,4 GHz, y el ancho de banda del bus en modo bidireccional de 16 bits se ha incrementado a 8,0 GB/s, 9,6 GB/s y 11,2 GB/s. segundo. El bus frontal de la arquitectura Intel 915G tiene una velocidad de 6,4 GB/s.
Actualmente, el procesador AMD S939 Athlon64 ya admite el bus HyperTransport de 1 Ghz, y el último chipset K8 también admite HyperTransport dúplex de 16 bits a 1 GHz, lo que hace que la velocidad de transmisión entre el procesador y el chip Northbridge alcance los 8 GB/s.
El 165438 de junio y el 19 de octubre de 2007, AMD lanzó oficialmente la especificación del bus HyperTransport 3.0, que proporciona frecuencias de 1,8 GHz, 2,0 GHz, 2,4 GHz y 2,6 GHz y admite hasta 32 pasillos. En el canal de 32 bits, el ancho de banda unidireccional puede soportar una eficiencia de transmisión de hasta 20,8 GB/s. Teniendo en cuenta sus características DDR, la eficiencia de transmisión de su bus puede alcanzar unos 41,6 GB/s/s sin precedentes.
El bus HT 3.0 también admite otra característica nueva llamada "Un-Ganging", que permite que el sistema de bus de hipertransporte ajuste dinámicamente su modo de operación durante la operación. Obviamente, esta característica puede beneficiar a los sistemas de servidor equipados con tecnología de subprocesos múltiples síncronos SMT. Los conjuntos de chips AMD, incluidos RX780, RD780 y RD790, admiten esta característica.
HTC lanzó nuevas versiones de HyperTransport 3.1 y HTX3 el 9 de agosto de 2008, que aumentaron la velocidad de esta tecnología de bus punto a punto de baja latencia a 3,2 GHz.
La velocidad máxima actual del HT 3.0 es de sólo 2,6 GHz, como el procesador insignia de cuatro núcleos de AMD, Phenom X4 9950 BE. Después de acelerar hasta 3,2 GHz, combinado con doble velocidad de datos (DDR), HT 3.1 puede proporcionar una velocidad de transferencia de datos máxima de 6,4 GB/s (3,2 GHz X 2 porque DDR transmite al doble de velocidad) y un ancho de banda de 32 bits. puede alcanzar los 51,2 GB/s (6,4 GB/s X 32 bits/8).
De hecho, la especificación HT 3.1 * * * define tres velocidades, a saber, 2,8 GHz, 3,0 GHz y 3,2 GHz, con un aumento acumulado del ancho de banda del 23%. Al mismo tiempo, la arquitectura central, la administración de energía y los protocolos de comunicación siguen siendo consistentes con la versión anterior.
Ambas son equivalentes a interfaces de transmisión. El Overclocking sólo está relacionado con el trabajo del propio hardware y no tiene nada que ver con estas dos interfaces.