Tecnología dura: ¿Por qué AMD eliminó el controlador de memoria integrado que AMD había utilizado durante 17 años?
Lo sentimos, parece que AMD está realmente decidida a hacer bolas de masa hasta el final.
"Si este procesador de E/S aparentemente grande realmente será puesto en producción por fundiciones globales, tendremos que esperar y ver. La probabilidad debería ser muy alta."
Antiguo Love Is Forever es el más hermoso y, de hecho, AMD ha elegido un proceso maduro y probado.
El día después de que el autor envió un comentario serio, Anandtech entrevistó al jefe técnico de AMD, Mark Papermaster, y directamente abofeteó al autor... Oye, hizo estas dos preguntas. Todos dieron una respuesta afirmativa. Para aquellos que han experimentado la gloria de AMD K8 y Intel Pentium 4, el estado de ánimo actual será más o menos complicado.
AMD reveló por primera vez en el Foro de Microprocesadores en octubre de 2001 que el K8 integrará un controlador de memoria DDR de doble canal, que cambiará el familiar entorno multiprocesador de SMP con la misma memoria física a un CC-descentralizado. La especificación de estilo NUMA (ACPI) también ha agregado especificaciones de extensión correspondientes, como tablas de afinidad de recursos estáticos, almacenamiento de información de topología multiprocesador y "sugerencias" nítidas del plan K8 nativo de doble núcleo desde el principio. se convirtió en un libro de burlas, en el que AMD se burló abiertamente de Intel por jugar "bolas de masa doble" en las últimas eras Pentium4 y Merom
En los años en que se lanzaron los productos de la familia K8 uno tras otro, ¿no? solo el K8 de AMD, pero también el Power5 de IBM también dependían de controladores de memoria integrados, lo que hacía que el rendimiento general fuera abrumador, lo que hacía que todos los procesadores RISC de alta gama en ese momento, incluido el buque insignia Itanium 2 de Intel, fueran tan planos que ni siquiera mi madre podía reconocerlo.
En resumen, las ventajas y desventajas de los controladores de memoria integrados también son obvias:
Ventajas:
Eficiencia: "Cuanto más cerca, más rápido cuando son múltiples". Las CPU de núcleo se vuelven comunes, no se puede seguir permitiendo que los procesadores hambrientos compitan por tarjetas de bus de sistemas externos y la misma memoria física, ¿verdad? Costo: gracias a la Ley de Moore, esto no es una ley, es responsabilidad de todos los fabricantes de chips. en el mundo. Cuanto mayor es la integración del chip, menor es el costo total de fabricación de una computadora. Desventajas:
Tecnología: no es sencillo combinar las funciones del Northbridge tradicional con la CPU. y mucho menos construir un controlador de memoria de alta calidad y alta compatibilidad. Se rumorea que AMD sufrió mucho en el desarrollo de K8, e Intel escuchó que también pagó mucha matrícula en el camino hacia Nehalem: Hazlo juntos. que, si desea admitir nuevas especificaciones de memoria, tendrá que diseñar un nuevo procesador y cambiar los pines. Si considera los mecanismos relacionados para mejorar la confiabilidad de los datos de la memoria (como Chipkill), será más complicado y complicado. AMD ha dado un giro estratégico importante en Zen2, que es "cortador de salami" en el peor de los casos y "pragmático" en el mejor de los casos.
Artículo de referencia:
Tecnología dura: ¿Qué debería ser la CPU? ¿Y los cirujanos de GPU saben más sobre el proceso de 7 nm de AMD?
De hecho, las fotos de muestra de EPYC de "nueve rellenos" mostradas por el CEO de AMD, Su Zifeng, en "Next Horizon" son suficientes para detectar la situación. Se estima que el área del troquel de un chip de CPU de ocho núcleos con proceso de 7 nm es de solo 60-70 mm, significativamente más que 83,27 mm. El Apple A12 es más pequeño, pero contiene un controlador de memoria DDR 4 de doble canal, una gran cantidad de. Interfaces de E/S y seguridad auxiliar El Zeppelin de proceso de 14 nm del procesador mide 213 mm. No importa cómo lo mires, las unidades funcionales trasladadas del pequeño chip original definitivamente no se limitan a E/S (el concentrador de servidor I/O Mux). en la imagen), de lo contrario, el proceso de fundición global de 14 nm ¿Cómo es que el procesador de E/S producido es tan gordo que parece más grande que ocho chips pequeños combinados?
Desde la perspectiva de configurar la memoria DDR 4 de 8 canales EPYC (Socket SP3), es más razonable.
Después de todo, es poco probable que el chip de 8 CPU tenga un conjunto de controladores de memoria integrados, y los protocolos de coherencia de caché de Infinity Fabric y MDOEFSI no son omnipotentes, por lo que la eficiencia operativa de todo el subsistema de memoria es una gran pregunta. marca. Es más, ¿el Ryzen del Socket AM4 tiene que instalar dos chips pequeños para forzar una configuración de 16 núcleos de DDR 4 de doble canal? (Pero muchos aficionados al bricolaje deberían querer ver esta escena).
En resumen, además de USB SATA PCIe, el enorme procesador de E/S del nuevo EPYC también debe tener un control de memoria DDR 4 de 8 canales. procesador, tendrá un 87% de posibilidades de ser nombrado chip controlador del sistema.
En cuanto al verdadero protagonista, la CPU de 7 nm, según la información existente, en el chip de proceso de 7 nm sólo se conservan CCX e Infinity Fabric, y luego los dos CCX de cuatro núcleos (***con 8 MB L3 caché) se combinan Dos por uno, la capacidad total del CCX*** de ocho núcleos se duplica a un único caché L3 de 32 MB. Como resultado, el EPYC de 164 núcleos tiene un enorme caché L3 de hasta 256 MB, que es 6,6 veces mayor que el actual Xeon SP de 28 núcleos de Intel de 38,5 MB (lo anterior es puramente una suposición personal del autor. Si lo presiona accidentalmente, por favor no me culpes. Si no lo adiviné, no me regañes)
Vale la pena señalar que en el pasado, desde Pentium Pro (CPU + caché L2) hasta lo aterrador. IBM Power5 (cuatro CPU + cuatro cachés L3), multichip El embalaje es muy caro, que es la razón principal por la que es raro en los productos de consumo en general, pero la tendencia en el mundo real parece haber cambiado.
Si AMD mantiene la ruta de productos "Jenga de un solo chip" para ahorrar gastos de I+D y apuesta por el rendimiento y el coste de los envases multichip en el futuro, ¿qué novedades interesantes habrá en el futuro?
AMD continúa con su estrategia de “ganar a través del volumen”, siendo su objetivo principal los centros de datos en la nube. El progreso de DDR5 puede ser más rápido de lo que espera el jugador de computadora promedio, y AMD quiere esforzarse por lograr una mayor flexibilidad. AMD definitivamente desarrollará un procesador de E/S más pequeño y económico para Socket AM4 con dos canales de memoria. El socket AM4 Ryzen tendrá un producto de 16 núcleos con dos chips pequeños y un pequeño procesador de E/S. Si observa las lecciones de Intel Kaby Lake-G, puede esperar y ver si AMD lo poseerá, e incluso la APU lo hará con la música adhesiva Infinity Fabric. Finalmente, el autor finalizó este comentario con un amigo que presta atención a las patentes relacionadas con los procesadores de E/S de AMD:
"Para ser honesto, creo que Intel está realmente en un gran problema".
p >