Diseño de flip-flop usando lenguaje VHDL

Hmm. Que gracioso

Pero te ayudaré.

Programas fuente y formas de onda analógicas:

¿Biblioteca? es decir

¿Usar? IEEE .STD_logic_1164 todos;

¿Uso? IEEE . STD _ lógica _ sin firmar todo;

¿Entidad? m6? Sí

port(clk, rst: in? std_logic

P:? Out? std_logic_vector(2? Donto? 0));

Fin? M6;

¿Edificio? ¿bhv? ¿de? m6? ¿Es

tipo? ¿nación? es(st0, st1, st2, st3, st4, st5);

¿Señal? stx: país;

Inicio

Proceso (reloj)

Inicio

¿Si? primero='1 '? ¿Entonces qué? stx & lt= st0q & lt="000";

¿Elsifer? ¿Evento del reloj? Entonces qué. clk='1'? Entonces

¿Caso(stx)?

¿Cuándo? st0 = & gtq & lt="000";stx & lt= ST 1;

¿Cuándo? st1= >q & lt="001";stx & lt= st2

¿Cuándo? st2= >q & lt="011";stx & lt= st3

¿Cuándo? st3= >q & lt="111";stx & lt= st4

¿Cuándo? st4= >q & lt="101";stx & lt= st5

¿Cuándo? st5= >q & lt="100";stx & lt= st0

¿Cuándo? otro=>? stx & lt= st0

¿Fin? Caso;

¿Fin? Si;

¿Fin? Proceso;

¿Fin? bhv