La historia del desarrollo de la memoria
30 pines en el reverso y 30 pines en el frente
Los siguientes son algunos parámetros de memoria comunes:
Bit Bit es la unidad más pequeña en la memoria , también llamado "bit". Tiene sólo dos estados, representados por 0 y 1 respectivamente.
Byte, ocho bits consecutivos se denominan byte.
Nanosegundo
Un nanosegundo es una centésima de segundo. La unidad de velocidad de lectura y escritura de la memoria. Cuanto menor sea el número delante, más rápida será la velocidad.
Frente de 72 pines y parte trasera de 72 pines
Se puede decir que la memoria de 72 pines es un clásico en la historia del desarrollo informático. Es precisamente por su bajo costo y su significativo aumento de velocidad. proporcionó una base sólida para la popularización de las computadoras Base. Debido a que más gente lo usa, todavía está disponible en el mercado.
SIMM (módulo de memoria única en línea)
Módulo de memoria de contacto de una cara. Es un método de interfaz de memoria común en el 5X86 y sus PC anteriores. Antes del 486, se usaban principalmente interfaces SIMM de 30 pines, mientras que Pentuim usaba principalmente interfaces SIMM de 72 pines o coexistía con tipos de interfaz DIMM. La gente suele referirse a los módulos de memoria SIMM de 72 líneas directamente como memoria de 72 líneas.
Comprobación y corrección de errores
Comprobación y corrección de errores. Al igual que la paridad, no sólo detecta errores sino que también corrige la mayoría de los errores. También se logra agregando bits a los bits de datos originales, y estos bits adicionales se utilizan para reconstruir los datos erróneos. Solo después de corregir el error de memoria se podrán continuar ejecutando las instrucciones de operación de la computadora. Por supuesto, el rendimiento del sistema cae significativamente en términos de corrección de errores.
Memoria de salida de datos ampliada
Memoria de salida de datos ampliada. Esta es la tecnología patentada de Micron. Hay 72 líneas y 168 líneas, voltaje de 5 V, ancho de banda de 32 bits y una velocidad básica de más de 40 ns. La DRAM tradicional y la DRAM FPM deben generar la dirección de fila y la dirección de columna al acceder a cada bit de datos, y deben estabilizarse durante un período de tiempo antes de que se puedan leer o escribir datos válidos. La dirección del siguiente bit debe esperar hasta que se lea y escriba. La operación de escritura se completa antes de que pueda emitirse. EDO DRAM no tiene que esperar a que se completen las operaciones de lectura y escritura de datos. Siempre que llegue el tiempo válido especificado, la siguiente dirección se puede generar en cualquier momento, lo que acorta el tiempo de acceso y mejora la eficiencia entre un 20% y un 30%. en comparación con FPM DRAM. Es muy rentable ya que su velocidad de acceso es un 15% más rápida que la DRAM FPM, mientras que el precio es sólo un 5% más alto. Por lo tanto, se ha convertido en la memoria estándar para las placas base Pentium de gama media y baja.
DIMM (módulo de memoria dual en línea)
Módulo de memoria de contacto de doble cara. En otras palabras, este tipo de memoria de interfaz tiene contactos de interfaz de datos a ambos lados de la placa enchufable. Este tipo de memoria de interfaz se utiliza mucho en los ordenadores modernos y suele ser de 84 pines. Debido a que es bilateral, * * * tiene 84 × 2 = 168 filas de conexiones, por lo que la gente suele llamar a este tipo de memoria memoria de 168 filas.
PC133
RAM de ráfaga síncrona
Memoria de ráfaga síncrona. Tiene 168 líneas, voltaje 3,3 V, ancho de banda 64 bits, velocidad 6 ns. Es una estructura de banco de memoria dual, es decir, hay dos matrices de almacenamiento, una de las cuales está lista para ser leída cuando la CPU lee datos, y las dos cambian automáticamente entre sí, duplicando la eficiencia de acceso. Y la RAM y la CPU se controlan a la misma frecuencia de reloj, lo que sincroniza las frecuencias externas de la RAM y la CPU y elimina el tiempo de espera, por lo que su tasa de transferencia es un 13% más rápida que la EDO DRAM. SDRAM adopta una estructura de almacenamiento bancario y un modo de ráfaga, que puede transmitir un dato completo en lugar de un dato.
Memoria dedicada para servidor SDRAM ECC
Rambus DRAM
Es una memoria desarrollada por la empresa americana RAMBUS basada en la tecnología RAMBUSCHANNEL. La longitud de palabra utilizada para el almacenamiento de datos es de 16 bits y se espera que la velocidad de transmisión extremadamente rápida alcance los 600 MHz. La estructura de memoria de canalización admite el acceso entrelazado y ejecuta cuatro instrucciones simultáneamente. En términos de forma de empaque, no es diferente de la DRAM, pero en términos de generación de calor, es aproximadamente lo mismo que la SDRAM de 100MHz. Debido a que su rendimiento de aceleración de gráficos es de 3 a 10 veces mayor que el de EDO DRAM, actualmente se utiliza principalmente como memoria de visualización en tarjetas gráficas de alta gama.
RDRAM directa
Es una extensión de RDRAM, que utiliza el mismo RSL, pero el ancho de la interfaz alcanza los 16 bits, la frecuencia alcanza los 800 MHz y la eficiencia es mayor. La velocidad de transferencia única puede alcanzar los 1,6 GB/s y las dos velocidades de transferencia pueden alcanzar los 3,2 GB/s.
Comentario:
Las memorias de 30 y 72 pines hace tiempo que estuvieron retiradas del mercado. La memoria principal en el mercado ahora es la SDRAM, y el precio de la SDRAM ha tocado fondo. Para los comerciantes y fabricantes, los márgenes de beneficio se han reducido al límite. ¿Quién quiere estar en un negocio que pierde? Y no es necesario. En última instancia, los fabricantes o las empresas siempre están evolucionando en la dirección del "dinero".
Con el rápido desarrollo de la producción de CPU de INTEL y AMD, y el apoyo de los principales fabricantes de tarjetas, RAMBUS y DDRAM también se han desarrollado y popularizado más rápidamente.
Cuál se generalizará y cuál es más adecuado para los usuarios, el mercado eventualmente lo demostrará todo.
La memoria de acceso de la máquina es el componente de almacenamiento de la computadora y también se considera un componente que refleja el nivel tecnológico de los circuitos integrados. Entre varias memorias, la memoria dinámica (DRAM) tiene la mayor capacidad de almacenamiento y también es la más utilizada. En las últimas décadas, su capacidad de almacenamiento se ha ampliado miles de veces y la velocidad de acceso a los datos ha aumentado más de 40 veces. El aumento de la integración de la memoria se logra reduciendo continuamente el tamaño del dispositivo. La continua reducción de tamaño ha impuesto requisitos extremadamente estrictos al diseño y la tecnología de fabricación de los circuitos integrados. Se puede decir que sólo una nueva generación de nuevas tecnologías tiene una generación de circuitos integrados.
DRAM (Memoria dinámica de acceso aleatorio (DRAM)) utiliza carga en un condensador distribuido por celdas de memoria MOS para almacenar bits de datos. Debido a las fugas de carga del condensador, la DRAM debe actualizarse periódicamente para evitar que se pierda información. Debido a que la celda de memoria de esta estructura requiere menos transistores MOS, la DRAM tiene una alta integración, un bajo consumo de energía y el precio por bit más bajo. La DRAM se utiliza generalmente en sistemas de alta capacidad. Hay dos direcciones de desarrollo para DRAM, una es alta integración, gran capacidad y bajo costo, y la otra es alta velocidad y especialización.
Desde que Intel lanzó el primer chip DRAM en 1970, su capacidad de almacenamiento básicamente se ha cuadriplicado cada tres años. En febrero de 1995, Samsung de Corea del Sur tomó la iniciativa al anunciar que había adoptado un proceso de 0,1,6 micrones y había desarrollado con éxito una DRAM síncrona de alta velocidad (3lns) de 1000 Mbits con un nivel de integración de más de 100 millones. La competencia en este campo es feroz. Para resolver los problemas de las enormes inversiones y el riesgo de mercado, los principales fabricantes de semiconductores del mundo han unido fuerzas para formar múltiples grupos de desarrollo cooperativo.
En 1996, los principales productos en el mercado eran chips DRAM de 4M-bits y chips DRAM de 16M-bits, en 1997, los chips DRAM de 16M-bits eran los principales productos, y en 1998, DRAM de 64M-bits; Los chips se lanzaron en grandes cantidades. La cuota de mercado de 64M DRAM es del 52%; la cuota de mercado de 16M DRAM es del 45%. 6438+0999 La cuota de mercado de 64 millones de DRAM aumentó al 78% y la de 16 millones de DRAM representó el 1%. 128M DRAM se ha vuelto popular y el próximo año aparecerán 256M DRAM.
La frecuencia de reloj de los microprocesadores RISC de alto rendimiento ha alcanzado los 100 MHz ~ 700 MHz. En este caso, el procesador requiere cada vez más ancho de banda de memoria. Para satisfacer las necesidades de las CPU de alta velocidad para formar sistemas de alto rendimiento, la tecnología DRAM continúa desarrollándose. Impulsadas por la demanda del mercado, han surgido una serie de DRAM de alta velocidad con nuevas estructuras. Por ejemplo, EDRAM, CDRAM, SDRAM, RDRAM, SLDRAM, DDR DRAM, DR DRAM, etc. Para mejorar la velocidad de acceso a la memoria dinámica de lectura y escritura, la DRAM implementada utilizando diferentes tecnologías incluye:
(1) DRAM FPM en modo de página rápida
DRAM FPM (modo de página rápida) se ha convertido en la forma estándar. En términos generales, al leer y escribir celdas de memoria DRAM, primero se selecciona la dirección de la fila y luego la dirección de la columna. De hecho, en la mayoría de los casos, el siguiente dato requerido está en la siguiente celda de los datos leídos actualmente, es decir, su dirección está en la siguiente columna de la misma fila. FPM DRAM puede seleccionar diferentes direcciones de columna manteniendo la misma dirección de fila para lograr un acceso continuo a la memoria. Se reduce el tiempo de demora para establecer direcciones de fila y se mejora la velocidad de acceso continuo a los datos. Pero cuando la frecuencia del reloj es superior a 33MHz, los datos leídos no serán confiables debido a un tiempo de carga y retención insuficiente.
(2) Memoria dinámica de lectura-escritura de salida de datos extendida EDO DRAM
EDODRAM (Extended Data Out DRAM) es una unidad buffer de salida de memoria secundaria desarrollada en base a la tecnología FPM, que consta de un Conjunto de pestillos en la salida de la RAM, que se utilizan para almacenar datos y retenerlos hasta que se lean de manera confiable, extendiendo así el tiempo de validez de la salida de datos. EDODRAM puede funcionar de manera estable a un reloj de 50 MHz.
Dado que la integración de circuitos lógicos EDO con un pequeño aumento de costo sobre la base de la DRAM original puede mejorar efectivamente el rendimiento de la memoria dinámica de lectura y escritura, EDO DRAM se ha convertido anteriormente en la tecnología principal en el diseño de memoria dinámica de lectura y escritura. y forma básica.
(3) EDO DRAM en modo ráfaga
Basado en la memoria EDO DRAM, se ha desarrollado un modo de ráfaga de memoria de lectura y escritura dinámica que puede proporcionar un mayor ancho de banda efectivo EDO DRAM (Burst EDO DRACMA). Este tipo de memoria puede predecir las cuatro direcciones de datos que pueden ser necesarias y preconfigurarlas automáticamente, aumentando la frecuencia de funcionamiento estable a 66 MHz.
(4) Memoria dinámica síncrona de lectura y escritura SDRAM
SDRAM (DRAM síncrona) mejora el rendimiento al controlar sincrónicamente el funcionamiento del reloj en la interfaz y organizar direcciones de ráfaga entrelazadas en el chip Generadores. Rendimiento de la memoria. Solo requiere una dirección de encabezado para acceder a un bloque de memoria. Todas las muestras de entrada, si la salida es válida, están en el flanco ascendente del mismo reloj del sistema.
La frecuencia de reloj sincronizada con la CPU puede llegar a 66 MHz ~ 100 MHz. En comparación con la DRAM normal, añade un registro programable. El uso de SDRAM puede mejorar en gran medida la velocidad y el rendimiento de los chips de memoria, y los diseñadores de sistemas pueden utilizar de manera flexible pulsos entrelazados o secuenciales según los requisitos del procesador.
Infineon Technologies (anteriormente Siemens Semiconductor) ha suministrado 256Mit SDRAM en lotes este año. Su SDRAM se produce mediante un proceso de 0,2 μm y tiene un tiempo de salida de 100 ns a una frecuencia de reloj de 100 MHz.
(5) CDRAM con caché.
CDRAM (caché DRAM) es una tecnología patentada desarrollada por Mitsubishi Electric Corporation de Japón. La muestra se introdujo en 1992. Al integrar una cierta cantidad de SRAM de alta velocidad en chips DRAM como interfaces de control de sincronización y caché, se mejora el rendimiento de la memoria. El chip funciona con un único suministro de +3,3 V y niveles de entrada y salida TTL de bajo voltaje. La CDRAM proporcionada actualmente por Mitsubishi es de 4 Mb y 16 Mb, y la caché en el chip es de 16 KB. Con el bus interno de 128 bits, se puede lograr un acceso a datos de 100 MHz. El tiempo de acceso a la tubería es de 7 ns.
(6) Memoria dinámica mejorada de lectura-escritura EDRAM (enhanced DRAM)
El producto DRAM con caché lanzado por la multinacional Ramtron se denomina memoria dinámica mejorada de lectura-escritura (e DRAM) , utilizando modo de trabajo asíncrono, fuente de alimentación única de +5 V, niveles de entrada y salida CMOS o TTL. Al utilizar un proceso CMOS DRAM de 0,76 μm mejorado y una tecnología estructural que puede reducir la capacitancia parásita y aumentar la ganancia del transistor, su rendimiento ha mejorado enormemente, con un tiempo de acceso a fila de 35 ns, un tiempo de acceso de lectura y escritura de 65 ns y un tiempo de ciclo de escritura de página de 15ns. EDRAM también integra una caché de RAM estática de 2 K bits y 15 ns, un registro de posescritura y otra línea de control en el decodificador de columna de la matriz de memoria DRAM en el chip, y permite que la caché SRAM y la DRAM funcionen de forma independiente. Puede almacenar en caché los datos una fila a la vez. Puede operar cualquier celda de memoria en acceso a página o columna estática como DRAM estándar, con tiempos de acceso de solo 15 ns. Cuando ocurre una pérdida de caché, EDRAM carga una nueva línea en el caché y genera los datos de la celda de memoria seleccionada, lo que demora 35 ns. La memoria es capaz de transmitir velocidades de datos de hasta 267 Mbytes/segundo.
(7) RDRAM (Rambus DRAM)
Rambus DRAM es un nuevo tipo de memoria dinámica de lectura y escritura que utiliza una tecnología de interfaz única desarrollada por Rambus Company para reemplazar la estructura de la página. Esta interfaz utiliza una línea de transmisión de carga especial de bajo voltaje de 9 bits entre el procesador y la DRAM, funciona con un reloj síncrono de 250 MHz y es una interfaz de bus serie multiplexada de direcciones y datos de ancho de bytes. Esta interfaz también se denomina canal Rambus y está integrada en la DRAM para formar la DRAM Rambus. También se puede integrar en microprocesadores o chips lógicos personalizados por el usuario. Utilizando ambos bordes del reloj de 250MHz, se pueden lograr velocidades de transferencia de datos en ráfaga de hasta 500MHz. En los sistemas que utilizan canales Rambus, cada chip tiene su propio controlador que maneja la decodificación de direcciones y la gestión de la caché de páginas. Por lo tanto, la capacidad de un subsistema de memoria puede ser de hasta 512 kbytes y contiene un controlador de bus. Las memorias de diferentes tamaños tienen los mismos pines y están conectadas al mismo conjunto de buses. Rambus desarrolló este nuevo tipo de DRAM pero no lo produce por sí mismo, sino que transfiere la tecnología mediante licencias. Las empresas de semiconductores con licencias de producción incluyen NEC, Fujitsu, Toshiba, Hitachi y LG.
La próxima generación de DRAM tiene tres nuevos tipos: memoria de lectura y escritura dinámica síncrona de doble velocidad de datos (DDR SDRAM), memoria de lectura y escritura dinámica de cadena síncrona (SLDRAM) y DRAM de interfaz Rambus (RDRAM).
(1) DDR DRAM (Double Data Rate DRAM)
Basada en la memoria SDRAM de lectura y escritura dinámica síncrona, se utiliza tecnología de bucle bloqueado con retardo para proporcionar señales estroboscópicas de datos y posicionamiento preciso. Los datos se pueden transferir tanto en el flanco ascendente como en el descendente del pulso del reloj (en lugar de que la SDRAM de primera generación solo transfiera datos en el flanco descendente del pulso del reloj), duplicando así la velocidad de transferencia de datos sin aumentar la frecuencia del reloj. Se llama DRAM de doble velocidad de transferencia de datos (DDR), que en realidad es la SDRAM de segunda generación. Dado que DDR DRAM requiere nuevos circuitos de sincronización de reloj de alta velocidad y módulos de memoria que cumplan con los estándares JEDEC, las placas base y los conjuntos de chips son más caros y solo se pueden usar en servidores y estaciones de trabajo de alta gama. El precio puede no ser aceptable en niveles medios a bajos. -PC finales.
(2) Memoria vinculada síncrona
Este es un estándar abierto desarrollado conjuntamente por IBM, HP, Apple, NEC, Fujitsu, Hyundai, Micron, TI, Toshiba, Sansung y Siemens. Encargado por Mosaid Technologies. Por lo tanto, SLDRAM es la memoria dinámica de lectura y escritura más prometedora para convertirse en un estándar abierto de la industria para DRAM de alta velocidad.
Es una memoria dinámica de lectura y escritura de alta velocidad desarrollada sobre la base de la DRAM DDR original. Tiene la misma alta tasa de transferencia de datos que DRDRAM, pero es menor que su frecuencia de operación, además, la producción de esta memoria no requiere el pago de derechos de patente, lo que hace que el costo de fabricación sea menor, por lo que esta memoria debería tener una ventaja competitiva; en el mercado. Sin embargo, debido a que la Alianza SLDRAM es una asociación flexible, a muchos miembros les resulta difícil coordinar su inversión en fondos de investigación científica e Intel no apoya este estándar. Por lo tanto, es difícil que este tipo de memoria dinámica forme un clima. y no es tan bueno como Rambus compatible con la DRDRAM de Intel. SLDRAM se puede utilizar en comunicaciones y electrónica de consumo, PC y servidores de alta gama.
(3) DRDRAM (Direct Rambus DRAM)
Desde 1996, Rambus Company, con el apoyo de Intel Corporation, ha formulado una nueva generación de estándar RDRAM, que es DRDRAM (Direct RDRAM). Esta es una DRAM basada en protocolo. A diferencia de la DRAM tradicional, sus definiciones de pines cambian con los comandos. El mismo conjunto de líneas pin se puede definir como líneas de dirección o líneas de control. Su número de pines es sólo un tercio del de la DRAM normal. Cuando es necesario ampliar la capacidad del chip, solo es necesario cambiar los comandos y no es necesario agregar pines de hardware. Este chip puede admitir una frecuencia externa de 400 MHz y luego utiliza el flanco ascendente y el flanco descendente para transmitir datos dos veces, lo que permite que la velocidad de transmisión de datos alcance los 800 MHz. Al mismo tiempo, al ampliar el canal de salida de datos de 8 bits a 16 bits, la velocidad máxima de salida de datos puede alcanzar 1,6 Gb/s a 100 MHz. Después de que Toshiba comprara la patente de tecnología de interfaz de transmisión de alta velocidad de Rambus, lanzó por primera vez RDRAM de 72 Mb en septiembre de 1998, de los cuales 64 Mb se utilizaron para almacenamiento de datos y los otros 8 Mb se utilizaron para corrección y verificación de errores, lo que mejoró enormemente la confiabilidad de la lectura de datos. y escritura.
Intel celebró un debate público y recomendó firmemente DRDRAM como estándar para la próxima generación de memoria de alta velocidad. En la actualidad, Intel ha invertido en líneas de producción de DRDRAM y líneas de prueba establecidas por Micro, Toshiba, Samsung y otras empresas. Muchos otros fabricantes también están pasando apuros. AMD anunció recientemente que al menos el microprocesador K7 lanzado este año no planea utilizar Rambus DRAM. Se dice que IBM está considerando dejar de dar soporte a Rambus. El mercado actual también es de 64 Mb de DRAM, y la RDRAM cuesta 45 dólares más que otros estándares.
Se puede observar que la tendencia de desarrollo de la memoria es: gran capacidad, alta velocidad, múltiples variedades, multifunción, bajo voltaje y bajo consumo de energía.
El desarrollo del proceso de memoria tiene las siguientes tendencias: el proceso CHMOS reemplaza el proceso NMOS para reducir el consumo de energía; se reduce el tamaño del dispositivo y los circuitos periféricos todavía usan la estructura ECL para mejorar la velocidad de acceso y se cambian los condensadores de almacenamiento; del HI-C plano se cambia a una zanja profunda para garantizar la capacidad de almacenamiento de carga después de la reducción de tamaño y mejorar la confiabilidad en el diseño del circuito, se simplifica la estructura del circuito periférico, se presta atención a la reducción del ruido y se utiliza tecnología redundante para mejorar la calidad y el rendimiento; rendimiento; se utilizan una variedad de nuevas tecnologías en la tecnología de proceso; aumentando constantemente la capacidad de almacenamiento de DRAM, sentando las bases para el desarrollo de nuevos circuitos de gran capacidad en el futuro.
Desde los procesadores y las memorias de los ordenadores electrónicos, podemos ver el progreso de ULSI y los tremendos cambios de las últimas décadas.